跟小編一起來看看近期國內(nèi)外電子材料領(lǐng)域都有哪些最新研究進(jìn)展把~

 1、IEEE T. Comp. Pack. Man.：退火工藝對Ag納米層Cu鍵合質(zhì)量的影響

大規(guī)模生產(chǎn)中，晶圓間銅鍵合的關(guān)鍵要求之一是防止銅表面氧化。

近日，首爾科技大學(xué)的研究人員提出一種策略，利用Ag納米層同時(shí)實(shí)現(xiàn)銅鍵合的表面抗氧化和低溫鍵合。主要評估了退火工藝對銅鍵合質(zhì)量的影響。首先使用蒸鍍法在Cu表面包裹15 nm厚的Ag層，在180℃的溫度下進(jìn)行30分鐘的晶圓與晶圓的銅鍵合，然后在200℃下退火60分鐘。退火過程使銅完全擴(kuò)散到鍵合界面，形成均勻的純銅-銅鍵合。然而，Ag納米層沒有完全溶解到Cu薄膜中，并形成了薄的Ag帶。經(jīng)過退火處理的試樣的平均剪切強(qiáng)度約為6.5 MPa，相對較低。盡管如此，當(dāng)在銅鍵合中使用Ag納米層時(shí)，退火工藝已被證明是形成均勻鍵合界面和純銅-銅鍵合的有效方法。該文章以“Effect of the annealingprocess on Cu bonding quality using Ag nanolayer”發(fā)表于IEEE T. Comp. Pack. Man.上。

圖1. 粘接界面示意圖（a）未退火（b）200℃退火

論文鏈接：DOI：10.1109/TCPMT.2023.3278254

2、 IEEE T. Comp. Pack. Man.：液態(tài)金屬低電阻互連技術(shù)

人們希望互連技術(shù)能夠提供低接觸電阻、更短的電路，并且無需復(fù)雜的裝載結(jié)構(gòu)即可實(shí)現(xiàn)引腳數(shù)縮放。球柵陣列（BGA）技術(shù)具備一定的優(yōu)勢，但是在尤其是大尺寸的封裝上，增加了表面貼裝挑戰(zhàn)的復(fù)雜性。此外，客戶看重插座（socket）的可分離連接的靈活性。然而，插座的高接觸電阻和所需的加工壓力會顯著提升裝載結(jié)構(gòu)的成本和復(fù)雜性。

近日，英特爾公司的研究人員介紹了一種基于液態(tài)金屬的插座互連技術(shù)。該技術(shù)可提供類似BGA的性能，同時(shí)具有傳統(tǒng)插座的優(yōu)點(diǎn)。實(shí)驗(yàn)研究的液態(tài)金屬是一種低熔點(diǎn)的鎵基共晶合金。測得的接觸電阻是所有插座技術(shù)中最低的，與永久焊點(diǎn)連接接近。文章還介紹了制造液態(tài)金屬互連的工藝及其電特性。值得注意的是，傳統(tǒng)的評估方法難以評價(jià)這種新型互連，因此同時(shí)還引入了新的評估方法。由于該技術(shù)尚處于起步階段，可靠性風(fēng)險(xiǎn)或潛在故障機(jī)制的研究數(shù)據(jù)還不不充分。該研究為新型互聯(lián)技術(shù)提供了新的思路。該文章以“Liquid Metal Based Low Resistance Interconnect Technology”發(fā)表于IEEE T. Comp. Pack. Man.上。

圖2. 插入液態(tài)金屬和插座引腳的臺式處理器

論文鏈接：DOI：10.1109/TCPMT.2023.3274743

3、J. Electron. Packaging：基于表面能的倒裝封裝底部填充流動(dòng)過程分析模型的方法開發(fā)

倒裝封裝是一種廣泛應(yīng)用的先進(jìn)封裝技術(shù)，底部填充材料的主要作用是減少芯片和基板之間的應(yīng)力，避免焊點(diǎn)失效。準(zhǔn)確的數(shù)學(xué)模型有助于更好的理解和控制底部填充過程。

近日，華東理工大學(xué)等機(jī)構(gòu)的研究人員提出了一種建立倒裝封裝中底部填充過程分析模型的方法，基于表面能概念和能量守恒原理，預(yù)測流動(dòng)前峰（flow front）和填充時(shí)間。該方法不需要對流動(dòng)路徑建模，因此適用于不同的焊點(diǎn)布局情況，包括倒裝封裝中焊點(diǎn)不同的形狀和排列方式。為驗(yàn)證該方法的有效性，實(shí)驗(yàn)人員在自行開發(fā)的試驗(yàn)臺上進(jìn)行了計(jì)算流體力學(xué)的模擬實(shí)驗(yàn)。實(shí)驗(yàn)和仿真結(jié)果表明，該方法及其模型對于具有不同焊點(diǎn)結(jié)構(gòu)和布局的倒裝芯片封裝都是準(zhǔn)確的。該工作為芯片底部填充材料的研發(fā)提供了參考。該文章以“A Surface Energy Approach to Developing an Analytical Model for the Underfill Flow Process in Flip-Chip Packagin”發(fā)表于J. Electron. Packaging上。

圖3. 單通道底部填充過程的流體力學(xué)仿真

（a）方形排列圓柱形焊點(diǎn)（b）正三角形排列圓柱形焊點(diǎn)

（c）方形排列球形焊點(diǎn)（d）正三角形排列圓柱形焊點(diǎn)

論文鏈接：https://doi.org/10.1115/1.4052275

4、J. Electron. Packaging：Cu/Cu₄₁Sn₁₁/Cu焊點(diǎn)在高溫老化過程中的微觀結(jié)構(gòu)演變和力學(xué)性能研究

焊點(diǎn)作為連接芯片和載板的橋梁，它不僅提供機(jī)械支撐和物理保護(hù)，還具有集成電路的信號傳輸和熱冷卻功能。這意味著焊點(diǎn)的可靠性在電子產(chǎn)品的性能中起著至關(guān)重要的作用。

近日，北京工業(yè)大學(xué)的研究人員對全Cu₄₁Sn₁₁焊點(diǎn)（Cu/Cu₄₁Sn₁₁/Cu）在420℃等溫老化過程中的微觀結(jié)構(gòu)和機(jī)械性能變化進(jìn)行了研究。實(shí)驗(yàn)結(jié)果表明，Cu₄₁Sn₁₁相在高溫條件下是不穩(wěn)定的，在溫度老化進(jìn)行到150 h時(shí)，全Cu₄₁Sn₁₁焊點(diǎn)轉(zhuǎn)變?yōu)槿粒–u）焊點(diǎn)（Cu/α（Cu）/Cu）。形成的α（Cu）相是Sn原子濃度不均勻的Cu固溶體，其晶體結(jié)構(gòu)和取向與原始Cu盤一致。Cu₄₁Sn₁₁向α（Cu）的轉(zhuǎn)化過程中，在焊點(diǎn)界面的中間部分附近，由于體積收縮效應(yīng)形成了空隙。與Cu₄₁Sn₁₁焊點(diǎn)相比，α（Cu）焊點(diǎn)的強(qiáng)度有所下降，但應(yīng)變速率敏指數(shù)有所上升。此外，α（Cu）和Cu₄₁Sn₁₁的應(yīng)變速率敏感指數(shù)低于普通Sn焊料。剪切試驗(yàn)中Cu₄₁Sn₁₁晶粒中發(fā)生的斷裂是脆性的，而α（Cu）晶粒中的斷裂是韌性的。該研究為Cu-Sn金屬間化合物（IMCs）焊點(diǎn)在第三代寬帶隙半導(dǎo)體器件中的潛在應(yīng)用提供了指導(dǎo)。該文章以“Study on the Microstructure Evolution and Mechanical Properties of Cu/ Cu₄₁Sn₁₁/Cu Solder Joint During High-Temperature Aging”發(fā)表于J. Electron. Packaging上。

圖4. 420℃不同老化時(shí)間下全Cu₄₁Sn₁₁焊點(diǎn)的截面微觀結(jié)構(gòu)：

（a）0?h、（b）20?h、（c）100?h、（d）150?h、（e）和（f）A、B點(diǎn)EDS結(jié)果

1、日月光（ASE）扇出型基板橋接（FOCoS-Bridge）封裝

越來越多的行業(yè)和學(xué)科已經(jīng)涉及到人工智能的使用，高性能計(jì)算（HPC）同時(shí)也對創(chuàng)新型先進(jìn)封裝提出了需求。

近日，ASE開發(fā)了一種扇出型基板橋接（FOCoS-Bridge）封裝，該封裝技術(shù)利用高度集成的扇出結(jié)構(gòu)來克服傳統(tǒng)電器互聯(lián)的局限性，并實(shí)現(xiàn)處理器、加速器和內(nèi)存等模塊之間高速、低延遲和高效能的數(shù)據(jù)通信。在70×78 mm的FOCoS-Bridge封裝中，ASE使用一種硅橋技術(shù)實(shí)現(xiàn)Chiplet集成，該技術(shù)利用具有布線層的微小硅片作為芯粒之間的封裝內(nèi)互聯(lián)。封裝結(jié)構(gòu)中包含2個(gè)ASIC和8個(gè)通過硅橋連接的高帶寬儲存器件（HBM），也就是在大的封裝結(jié)構(gòu)內(nèi)，并排集成了兩個(gè)相同的47×31 mm FOCoS-Bridge結(jié)構(gòu)，每個(gè)結(jié)構(gòu)分別包含1個(gè)ASIC、4個(gè)存儲器件和4個(gè)硅橋。

圖5. FOCoS-Bridge封裝結(jié)構(gòu)外觀示意圖

FOCoS-Bridge封裝的制造工藝

首先，將待嵌入的帶有微凸塊的硅橋芯片連接到晶圓載體上，然后在晶圓載體上鍍銅柱（圖6A）。隨后進(jìn)行第一次塑封加工，將塑封后的產(chǎn)品研磨以露出Cu柱和微凸塊，然后在其上形成RDL層,之后再連接ASIC和HBM，進(jìn)行底部填充和成型（圖6B）。移除晶圓載體并形成C4凸塊后，將模制晶圓切割成單獨(dú)的扇出封裝（圖6C）。最后，使用常規(guī)倒裝芯片工藝將扇出封裝連接到有機(jī)基板上（圖6D）。

圖6. FOCoS-Bridge封裝的制造工藝流程示意圖

FOCoS-Bridge封裝的優(yōu)勢

FOCoS-Bridge被定位為使用硅中介層的2.5D封裝的替代品。與2.5D封裝一樣，硅橋在封裝中提供超細(xì)間距互連，可以解決系統(tǒng)中的內(nèi)存帶寬瓶頸挑戰(zhàn)。與2.5D相比，F(xiàn)OCoS-Bridge的優(yōu)勢在于只在兩個(gè)芯粒連接在一起的區(qū)域使用硅片。

FOCoS-Bridge技術(shù)能實(shí)現(xiàn)與硅中介層的類似性能，但成本更低，且具有高度可擴(kuò)展性，能夠無縫集成到高性能計(jì)算和人工智能應(yīng)用中使用的復(fù)雜Chiplet架構(gòu)中。它提供高密度芯片到芯片連接、高 I/O 數(shù)量和快速信號傳輸。使用硅橋芯片可實(shí)現(xiàn)比傳統(tǒng)有機(jī)倒裝芯片封裝高一個(gè)數(shù)量級的芯片邊緣線性密度。

此外，F(xiàn)OCoS-Bridge為在扇出封裝中嵌入無源器件和有源芯片奠定了基礎(chǔ)，有助于更有效地利用計(jì)算資源，加速數(shù)據(jù)密集型工作負(fù)載，并有助于推進(jìn)AI算法、深度學(xué)習(xí)、科學(xué)模擬和其他計(jì)算要求苛刻的任務(wù)。

（Source：EDN、ASE）